Sigma-Delta ADC是一種目前使用最為普遍的高精度ADC結構，在精度達到20位以上的場合，Sigma-Delta是必選的結構。通過采用過采樣、噪聲整形以及數(shù)字濾波技術，降低對模擬電路的設計要求，實現(xiàn)了其他類型的ADC無法達到的高精度和低功耗。通常情形下，各種類型ADC的精度與速度關系如圖1所示。

圖1 不同類型的ADC的精度和速度的對比

　　Sigma-Delta ADC的運作過程，就是把待測信號Vin與參考電壓(±Vref)之間的差值進行不斷的累積并通過反饋令這個差值趨于零。

　　實質上ADC就是除法器。

　　Dout=(Vin/Vref) * 2^n

　　一個分辨率為n位的ADC完成了一個以Vref為除數(shù)的除法，并且把結果用n位二進制數(shù)來表達。

　　那么什么是Sigma-Delta ADC?

　　Sigma-Delta最終實現(xiàn)的，與所有的ADC一樣，就是完成除法。模擬集成電路中除法器是不可實現(xiàn)的，但是模擬電路可以非常好的實現(xiàn)加法和減法(用運放及模擬開關對電容進行充放電)。Sigma-Delta ADC正是用加法和減法去實現(xiàn)除法的一種方式。

　　具體來說，如圖2所示，Delta-Sigma ADC的工作原理是由差動器、積分器和比較器構成調制器，它們一起構成一個反饋環(huán)路。調制器以大大高于模擬輸入信號帶寬的速率運行，以便提供過采樣。模擬輸入與反饋信號(誤差信號)進行差動(delta)比較。該比較產生的差動輸出饋送到積分器(sigma)中。然后將積分器的輸出饋送到比較器中。比較器的輸出同時將反饋信號(誤差信號)傳送到差動器，而自身被饋送到數(shù)字濾波器中。

圖2 過采樣ADC結構圖

　　這種反饋環(huán)路的目的是使反饋信號(誤差信號)趨于零。比較器輸出的結果就是1/0流。該流如果1密度較高，則意味著模擬輸入電壓較高;反之，0密度較高，則意味著模擬輸入電壓較低。接著將1/0流饋送到數(shù)字濾波器中，該濾波器通過降采樣與抽樣，將1/0流從高速率、低精度位流轉換成低速率、高精度數(shù)字輸出。

　　一個正弦波輸入信號與比較器輸出的碼流所對應的波形如圖3所示，輸出碼流隨著輸入信號幅值的變化而變化，當輸入信號處于波峰位置時，輸出碼流1占大多數(shù);當輸入信號處于波谷位置時，輸出碼流0(圖3中，以-1表示)占大多數(shù);輸入信號處于平衡位置時，輸出碼流1和0跳變激烈，各占50%。

圖3 正弦信號幅度與比較器輸出的碼流所對應的波形

　　sigma-delta ADC也有不同的結構，其特點可以如表1所示。

表1 不同結構的Sigma-DeltaADC的對比

　　湘潭芯力特電子科技有限公司(簡稱芯力特公司)是一家專業(yè)從事混合信號集成電路設計的高科技企業(yè)，有專業(yè)的ADC設計團隊，全面考慮各種非理想因素對ADC性能帶來的影響，可以為客戶定制性能優(yōu)異、多種類型的ADC。公司圍繞智慧電網等物聯(lián)網致力于相關芯片技術攻關，采用靈活的商務模式提供專門的人力、物力進行技術服務與產品的定制設計，以滿足客戶的專用型需求，以一站式的服務達到客戶與自身雙贏的目的。

　　芯力特公司有非常優(yōu)秀的AD/DA設計能力，在硅片上成功研發(fā)過多種AD，DA芯片與IP：

1)高精度高速10bit 100MHz pipeline/12bit 60MHz pipeline的ADC，已經在0.18um/0.13um CMOS工藝驗證;

2)高精度低速低功耗12bit 4MHz SAR ADC，已經在0.18um CMOS工藝驗證;

3)高精度低速的sigma-delta ADC，從14-24bit，已經在0.5um/0.35um/0.18um CMOS工藝驗證;

4)極高速的200MHz 6-8bit flash ADC，已經在0.18um/0.13um CMOS工藝驗證;

5) 8/10/12bitDAC，已經在0.35um/0.25um/0.18um/0.13umCMOS工藝驗證。

聯(lián)系方式：

聯(lián)系人：張文杰

電話：18502537108

Email：zwj@sitcores.com

網址：knfs.org.cn

長按二維碼關注“芯力特”微信號